一種ESD器件結(jié)構(gòu)及其設(shè)計方法
基本信息

| 申請?zhí)?/td> | CN202010489344.9 | 申請日 | - |
| 公開(公告)號 | CN111710669A | 公開(公告)日 | 2020-09-25 |
| 申請公布號 | CN111710669A | 申請公布日 | 2020-09-25 |
| 分類號 | H01L25/18(2006.01)I | 分類 | 基本電氣元件; |
| 發(fā)明人 | 李勃緯 | 申請(專利權(quán))人 | 朝陽微電子科技股份有限公司 |
| 代理機構(gòu) | 北京鼎佳達知識產(chǎn)權(quán)代理事務所(普通合伙) | 代理人 | 朝陽微電子科技股份有限公司 |
| 地址 | 122000遼寧省朝陽市龍城區(qū)文化路五段105 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明公開了一種ESD器件結(jié)構(gòu)及其設(shè)計方法,包括TVS芯片、小電容導向整流管芯片、金絲和銅合金框架片,所述TVS芯片和小電容導向整流管芯片粘接于銅合金框架片的中央位置,所述TVS芯片和小電容導向整流管芯片與銅合金框架片之間連接有金絲。該ESD器件結(jié)構(gòu)及其設(shè)計方法,在使用過程中并聯(lián)于電路中,當電路正常工作時,它處于截止狀態(tài),不影響線路工作,當電路出現(xiàn)異常過壓并達到其擊穿電壓時,它迅速由高阻態(tài)變?yōu)榈妥钁B(tài),給瞬間電流提供低阻抗導通路徑。?? |





