對(duì)講機(jī)頻段環(huán)境背景電磁頻譜干擾分析系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202010531570.9 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN111628836A | 公開（公告）日 | 2020-09-04 |
| 申請(qǐng)公布號(hào) | CN111628836A | 申請(qǐng)公布日 | 2020-09-04 |
| 分類號(hào) | H04B17/345(2015.01)I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 陳亮 | 申請(qǐng)（專利權(quán)）人 | 成都微泰科技有限公司 |
| 代理機(jī)構(gòu) | 成都立新致創(chuàng)知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） | 代理人 | 成都微泰科技有限公司 |
| 地址 | 610000四川省成都市高新區(qū)天府大道中段801號(hào)B區(qū)3棟5層502號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種對(duì)講機(jī)頻段環(huán)境背景電磁頻譜干擾分析系統(tǒng)，包括實(shí)現(xiàn)多幀AD采樣以及FFT計(jì)算的FPGA模塊，以及與FPGA模塊連接用于存放FPGA模塊計(jì)算結(jié)果的外部存儲(chǔ)器DDR，與FPGA模塊連接，用于控制多幀AD采樣頻率的時(shí)鐘管理芯片；通過QSPI總線與外部存儲(chǔ)器DDR連接的ARM處理器，通過對(duì)環(huán)境背景電磁干擾頻譜的分析，能提高IED干擾設(shè)備的功放模塊的效率，增加干擾距離和干通比，在相同供電，體積及重量的前提下提高IED干擾設(shè)備的威力，延長(zhǎng)電池工作時(shí)間。?? |
