一種SRAM存儲(chǔ)單元、SRAM存儲(chǔ)器以及數(shù)據(jù)存儲(chǔ)方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110198603.7 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112885391B | 公開(kāi)（公告）日 | 2022-07-08 |
| 申請(qǐng)公布號(hào) | CN112885391B | 申請(qǐng)公布日 | 2022-07-08 |
| 分類(lèi)號(hào) | G11C11/417（2006.01）I;G11C11/419（2006.01）I | 分類(lèi) | 信息存儲(chǔ); |
| 發(fā)明人 | 李博;蘇澤鑫;宿曉慧;劉凡宇;黃楊;羅家俊;韓鄭生 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 中國(guó)科學(xué)院微電子研究所 |
| 代理機(jī)構(gòu) | 北京知迪知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | - |
| 地址 | 100029北京市朝陽(yáng)區(qū)北土城西路3號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)一種SRAM存儲(chǔ)單元、SRAM存儲(chǔ)器以及數(shù)據(jù)存儲(chǔ)方法，屬于半導(dǎo)體領(lǐng)域。使SRAM存儲(chǔ)單元中的存儲(chǔ)數(shù)據(jù)在存儲(chǔ)節(jié)點(diǎn)之間不斷交換，消除閾值失配。包括主電路和從屬電路。主電路包括交叉耦合的第一反相器和第二反相器，第一反相器和第二反相器相互交叉耦合后，形成有第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)；從屬電路包括串接在第二反相器的輸出端和第一反相器的輸入端之間的第一開(kāi)關(guān)電路；從屬電路還包括依次串接在第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)之間的第二開(kāi)關(guān)電路、反相器電路以及第三開(kāi)關(guān)電路；在一個(gè)存儲(chǔ)周期內(nèi)，當(dāng)對(duì)第一開(kāi)關(guān)電路、第二開(kāi)關(guān)電路以及第三開(kāi)關(guān)電路依次按照第一控制方式和第二控制方式進(jìn)行控制后，第一存儲(chǔ)節(jié)點(diǎn)和第二存儲(chǔ)節(jié)點(diǎn)中的存儲(chǔ)電位發(fā)生翻轉(zhuǎn)。 |
