一種新型高速DDR發(fā)送電路

基本信息

申請?zhí)?/td> CN202120183550.7 申請日 -
公開（公告）號 CN215528990U 公開（公告）日 2022-01-14
申請公布號 CN215528990U 申請公布日 2022-01-14
分類號 H03K19/0175（2006.01）I 分類 基本電子電路;
發(fā)明人 孔亮;陳捷;劉亞東;莊志青 申請（專利權(quán)）人 燦芯半導體（上海）股份有限公司
代理機構(gòu) 鹽城市蘇知橋知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 蔡姍
地址 201203上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗區(qū)張東路1158號禮德國際2號樓6樓
法律狀態(tài) -

摘要

摘要 本實用新型提供了一種新型高速DDR發(fā)送電路，包括兩個PMOS管PM1、PM2和兩個NMOS管NM1、NM2；PM1的源極接高電壓VDDQ，漏極與PM2的源極相連，PM2的漏極與一電阻相連，電阻的另一端與輸出墊片相連；PM1的柵極和控制線netp相連，netp通過反向器INV1與數(shù)據(jù)輸入DIN相連，INV1與netp之間設(shè)有電容C；INV1的工作電壓為低電壓VDD，電容C和netp為PM1的柵極提供一個電壓VDDL，以對PM1進行保護；NM1的源極接地，漏極與NM2的源極相連，NM2的漏極與電阻相連；NM1的柵極通過反向器INV2與數(shù)據(jù)輸入DIN相連；采用速度較快的低壓器件做主驅(qū)動電路及前驅(qū)動電路，同時利用時鐘信號和開關(guān)電容在不額外大幅增加功耗的情況下制造一個電壓來保證低壓器件的安全性，有效提高了電路的工作速度。