一種DDR發(fā)送電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110059798.7 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112383298B | 公開(kāi)（公告）日 | 2021-06-11 |
| 申請(qǐng)公布號(hào) | CN112383298B | 申請(qǐng)公布日 | 2021-06-11 |
| 分類(lèi)號(hào) | H03K19/017;H03K19/0175;H03K19/0185 | 分類(lèi) | 基本電子電路; |
| 發(fā)明人 | 孔亮;陳捷;劉亞?wèn)|;莊志青 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 燦芯半導(dǎo)體（上海）股份有限公司 |
| 代理機(jī)構(gòu) | 上海灣谷知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 倪繼祖 |
| 地址 | 201203 上海市浦東新區(qū)自由貿(mào)易試驗(yàn)區(qū)張東路1158號(hào)禮德國(guó)際2號(hào)樓6樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種DDR發(fā)送電路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、電阻、同相器、反相器以及用于提供第一電壓信號(hào)至第三電壓信號(hào)之間電壓的低壓器件，所述第一PMOS管的源極接第三電壓信號(hào)，柵極接所述低壓器件的輸出端，漏極連接所述第二PMOS管的源極；所述低壓器件的三個(gè)輸入端分別連接所述同相器的輸出端、所述第一電壓信號(hào)和所述第三電壓信號(hào)；所述同相器的輸入端接電平信號(hào)；所述第一NMOS管的源極接地，柵極接所述反相器的輸出端，漏極接所述第二NMOS管的源極；反相器的輸入端接電平信號(hào)；第二PMOS管的漏極和第二NMOS管的漏極相接并連接電阻的第一端。采用速度較快的低壓器件做主驅(qū)動(dòng)電路及前驅(qū)動(dòng)電路，有效提高工作速度。 |
