一種基于Cache的流水線的執(zhí)行方法及裝置

基本信息

申請?zhí)?/td> CN202111336298.X 申請日 -
公開（公告）號 CN113778526B 公開（公告）日 2022-02-22
申請公布號 CN113778526B 申請公布日 2022-02-22
分類號 G06F9/30（2006.01）I;G06F9/38（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 郇丹丹;趙繼業(yè);李祖松 申請（專利權(quán)）人 北京微核芯科技有限公司
代理機(jī)構(gòu) 北京北匯律師事務(wù)所 代理人 畢艷紅
地址 100190北京市海淀區(qū)中關(guān)村東路66號1號樓10層1105-2
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于Cache的流水線的執(zhí)行方法及裝置，涉及微電子領(lǐng)域，Cache的Data SRAM陣列內(nèi)部設(shè)置有數(shù)據(jù)選擇器，該方法包括：執(zhí)行第一流水級，接收訪存指令，進(jìn)行訪問地址的計(jì)算；執(zhí)行第二流水級，根據(jù)訪問地址確定hit信號，將hit信號進(jìn)行鎖存；執(zhí)行第三流水級，基于鎖存的hit信號，通過數(shù)據(jù)選擇器從Data SRAM陣列內(nèi)部選出Data Block，并將命中路的Data Block送出Data SRAM陣列；執(zhí)行第四流水級，基于Data Block對應(yīng)的Block Offset，獲取所需數(shù)據(jù)寫回。采用本發(fā)明，可以實(shí)現(xiàn)減少大位寬長走線通道數(shù)量、減小面積、降低訪問延時(shí)的技術(shù)效果。