一種信號監(jiān)測電路
基本信息

| 申請?zhí)?/td> | CN202123432003.7 | 申請日 | - |
| 公開(公告)號 | CN216959878U | 公開(公告)日 | 2022-07-12 |
| 申請公布號 | CN216959878U | 申請公布日 | 2022-07-12 |
| 分類號 | H04B17/00(2015.01)I;H04L69/18(2022.01)I | 分類 | 電通信技術; |
| 發(fā)明人 | 周杰;章可循;葛軍華;潘劍華 | 申請(專利權)人 | 廈門優(yōu)迅高速芯片有限公司 |
| 代理機構 | 廈門市首創(chuàng)君合專利事務所有限公司 | 代理人 | - |
| 地址 | 361000福建省廈門市軟件園二期觀日路52號402 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本實用新型公開了一種信號監(jiān)測電路,以通信協(xié)議所允許的長連續(xù)碼持續(xù)時間作為時間間隔探測外部輸入信號是否存在上升沿或下降沿,若探測到輸入信號的上升沿或下降沿,說明存在輸入數(shù)據(jù),否則說明不存在數(shù)據(jù)輸入。監(jiān)測電路包括長連續(xù)碼判決電路CID,該長連續(xù)碼判決電路CID包括鎖存器DL1,鎖存器DL2,或門OR1、非門N1、鎖存器DL3,判決信號產(chǎn)生電路,或門OR2,其中,鎖存器DL1、鎖存器DL3、鎖存器DL2、鎖存器DL4均為上升沿觸發(fā)鎖存器。該監(jiān)測方法及監(jiān)測電路對外部輸入信號進行信號丟失判斷,不改變原有信號傳輸結構,在不影響信號傳輸?shù)馁|(zhì)量的情況下有效降低信號丟失判決所需要消耗的時間。 |





