一種基于FPGA的大容量網(wǎng)絡(luò)數(shù)據(jù)存儲(chǔ)系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201911391034.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113132423A 公開(kāi)（公告）日 2021-07-16
申請(qǐng)公布號(hào) CN113132423A 申請(qǐng)公布日 2021-07-16
分類(lèi)號(hào) H04L29/08（2006.01）I 分類(lèi) 電通信技術(shù);
發(fā)明人 劉升;唐偉 申請(qǐng)（專(zhuān)利權(quán)）人 西安奇維科技有限公司
代理機(jī)構(gòu) 西安億諾專(zhuān)利代理有限公司 代理人 劉少穎
地址 710077陜西省西安市高新區(qū)興隆街辦西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓A5-01
法律狀態(tài) -

摘要

摘要 一種基于FPGA的大容量網(wǎng)絡(luò)數(shù)據(jù)存儲(chǔ)系統(tǒng)，涉及網(wǎng)絡(luò)數(shù)據(jù)存儲(chǔ)領(lǐng)域，包括FPGA數(shù)據(jù)接收模塊和其外圍連接的高速采集模塊及存儲(chǔ)模塊，F(xiàn)PGA數(shù)據(jù)接收模塊為若干個(gè)數(shù)字信號(hào)接收裝置、若干個(gè)內(nèi)存條、以太網(wǎng)及PC端，所述數(shù)字信號(hào)接收裝置中設(shè)有同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)裝置，存儲(chǔ)模塊為若干個(gè)FLASH，通過(guò)并行操作對(duì)存儲(chǔ)模塊的FLASH同時(shí)進(jìn)行并行讀、寫(xiě)和擦除操作，提出一種高度集成、接收速度快、容量大、體積小的數(shù)據(jù)存儲(chǔ)裝置。