一種基于FPGA的高速實(shí)時(shí)視頻傳輸方法

基本信息

申請(qǐng)?zhí)?/td> CN201911391046.X 申請(qǐng)日 -
公開（公告）號(hào) CN113132648A 公開（公告）日 2021-07-16
申請(qǐng)公布號(hào) CN113132648A 申請(qǐng)公布日 2021-07-16
分類號(hào) H04N5/262（2006.01）I;H04N19/436（2014.01）I 分類 電通信技術(shù);
發(fā)明人 劉升;喬昕 申請(qǐng)（專利權(quán)）人 西安奇維科技有限公司
代理機(jī)構(gòu) 西安億諾專利代理有限公司 代理人 武斌
地址 710077陜西省西安市高新區(qū)興隆街辦西太路526號(hào)信息產(chǎn)業(yè)園二期4號(hào)樓A5-01
法律狀態(tài) -

摘要

摘要 本發(fā)明一種基于FPGA的高速實(shí)時(shí)視頻傳輸方法涉及數(shù)據(jù)采集及數(shù)據(jù)傳輸領(lǐng)域，具體涉及一種基于FPGA的高速實(shí)時(shí)視頻傳輸方法，包括以下步驟，先利用視頻數(shù)據(jù)采集模塊采集實(shí)時(shí)數(shù)據(jù)信息，經(jīng)處理后送入數(shù)據(jù)緩存模塊緩存，當(dāng)從機(jī)發(fā)出請(qǐng)求時(shí)，主機(jī)方的數(shù)據(jù)處理模塊將數(shù)據(jù)讀出經(jīng)過相應(yīng)處理后再經(jīng)由網(wǎng)絡(luò)傳輸模塊發(fā)送，從機(jī)端處理芯片讀出數(shù)據(jù)再經(jīng)處理后送入視頻顯示模塊完成顯示。本發(fā)明充分發(fā)揮FPGA并行處理的優(yōu)勢(shì)，從而提高數(shù)據(jù)采集速率；采用總線模式從而使軟件與硬件協(xié)同工作，提高了處理速度，也利于軟硬件的升級(jí)與優(yōu)化；以數(shù)字化的通信方式實(shí)現(xiàn)視頻圖像采集以及數(shù)據(jù)傳輸，同時(shí)節(jié)省纜線，降低了開發(fā)成本。