存算一體版圖結(jié)構(gòu)和數(shù)據(jù)拆分存算一體版圖結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202111089338.5 申請日 -
公開（公告）號 CN113743046A 公開（公告）日 2021-12-03
申請公布號 CN113743046A 申請公布日 2021-12-03
分類號 G06F30/392（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 司鑫;索超;羅正永;吳強 申請（專利權(quán)）人 上海后摩智能科技有限公司
代理機構(gòu) 北京思源智匯知識產(chǎn)權(quán)代理有限公司 代理人 靳濤濤
地址 200131上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗區(qū)上科路366號、川和路55弄14號102室
法律狀態(tài) -

摘要

摘要 本公開實施例公開了存算一體版圖結(jié)構(gòu)、數(shù)據(jù)拆分存算一體版圖結(jié)構(gòu)、芯片、計算裝置，其中，該存算一體版圖結(jié)構(gòu)包括：第一版圖區(qū)和第二版圖區(qū)，其中，第一版圖區(qū)由存儲計算單元陣列構(gòu)成，第二版圖區(qū)由加法器陣列構(gòu)成，第一版圖區(qū)和第二版圖區(qū)相鄰設(shè)置；存儲計算單元陣列包括第一預(yù)設(shè)數(shù)量個存儲計算單元組；加法器陣列包括第三預(yù)設(shè)數(shù)量個加法器組，第三預(yù)設(shè)數(shù)量個加法器組通過級聯(lián)的方式依次連接，且第三預(yù)設(shè)數(shù)量個加法器組中的第一級加法器組包括的加法器的輸入端分別與相鄰的存儲計算單元組連接。本公開實施例提高了芯片內(nèi)運算的效率，降低了功耗，節(jié)約了因走線路徑復(fù)雜占據(jù)的面積，提高了芯片的集成度。