一種基于動(dòng)態(tài)非平衡時(shí)鐘的芯片設(shè)計(jì)優(yōu)化系統(tǒng)及方法

基本信息

申請(qǐng)?zhí)?/td> CN202110201459.8 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112818620A 公開(kāi)（公告）日 2021-05-18
申請(qǐng)公布號(hào) CN112818620A 申請(qǐng)公布日 2021-05-18
分類號(hào) G06F30/337;G06F30/3312;G06F30/327;G06F30/396 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 袁肖華;于威;闕詩(shī)璇 申請(qǐng)（專利權(quán)）人 上海芷銳電子科技有限公司
代理機(jī)構(gòu) 南京鐘山專利代理有限公司 代理人 蘇良
地址 201100 上海市閔行區(qū)蘇召路1628號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明提出了一種基于動(dòng)態(tài)非平衡時(shí)鐘的芯片設(shè)計(jì)優(yōu)化系統(tǒng)及方法。其在設(shè)計(jì)的綜合階段，分析設(shè)計(jì)的時(shí)序路徑，并根據(jù)當(dāng)前的時(shí)序結(jié)果分析并動(dòng)態(tài)地調(diào)整時(shí)序單元的時(shí)鐘延遲，將時(shí)鐘延遲結(jié)果向芯片設(shè)計(jì)實(shí)現(xiàn)流程的后續(xù)步驟傳遞，從而在時(shí)鐘樹綜合時(shí)，按照要求綜合出非平衡的時(shí)鐘樹結(jié)構(gòu)。在芯片設(shè)計(jì)實(shí)現(xiàn)過(guò)程中的綜合及布局布線階段時(shí)，動(dòng)態(tài)地調(diào)整整個(gè)葉節(jié)點(diǎn)時(shí)鐘網(wǎng)絡(luò)的延遲，以達(dá)到迅速收斂時(shí)序的目的。由于使用了動(dòng)態(tài)非平衡時(shí)鐘網(wǎng)絡(luò)，使得芯片設(shè)計(jì)的時(shí)序路徑有更多的時(shí)序裕量，使芯片實(shí)現(xiàn)工具對(duì)整個(gè)設(shè)計(jì)的時(shí)序能作更好的優(yōu)化，時(shí)序緊張的路徑不再需要更多復(fù)雜的優(yōu)化，從而減小整個(gè)設(shè)計(jì)的面積，減小功耗，提高設(shè)計(jì)可實(shí)現(xiàn)的時(shí)鐘速度，提高設(shè)計(jì)性能。