一種基于FPGA的密碼協(xié)處理器全自動仿真驗證方法

基本信息

申請?zhí)?/td> CN201911314758.1 申請日 -
公開（公告）號 CN110991129A 公開（公告）日 2020-04-10
申請公布號 CN110991129A 申請公布日 2020-04-10
分類號 G06F30/331 分類 計算；推算；計數(shù);
發(fā)明人 韓光;曾為民;李向宏;韓國榮;喬喬 申請（專利權(quán)）人 山東華翼微電子技術(shù)股份有限公司
代理機構(gòu) 濟南智本知識產(chǎn)權(quán)代理事務所（普通合伙） 代理人 山東華翼微電子技術(shù)股份有限公司
地址 250101 山東省濟南市高新區(qū)新濼大街1768號齊魯軟件園大廈B座B-302室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于FPGA的密碼協(xié)處理器全自動仿真驗證方法，通過預先生成的隨機數(shù)作為輸入，利用軟件和FPGA硬件電路平臺分別實現(xiàn)密碼協(xié)處理器的核心算法，計算的結(jié)果以文件為載體進行比較，同時全程無需人工干預，既提高了效率，縮短了時間，又能使算法達到足夠的計算量，確保功能正確性。