多芯片疊層封裝結(jié)構(gòu)用金屬構(gòu)件及其貼裝方法和封裝體
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910959035.0 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112652600A | 公開(kāi)（公告）日 | 2021-04-13 |
| 申請(qǐng)公布號(hào) | CN112652600A | 申請(qǐng)公布日 | 2021-04-13 |
| 分類號(hào) | H01L23/495;H01L23/31;H01L21/50;H01L21/60 | 分類 | 基本電氣元件; |
| 發(fā)明人 | 陽(yáng)小芮;陳文葛 | 申請(qǐng)（專利權(quán)）人 | 達(dá)邇科技（成都）有限公司 |
| 代理機(jī)構(gòu) | 上海翼勝專利商標(biāo)事務(wù)所（普通合伙） | 代理人 | 翟羽 |
| 地址 | 201612 上海市松江區(qū)出口加工區(qū)三莊路18弄1號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 一種多芯片疊層的金屬構(gòu)件貼裝方法，包括：在一引線框架上設(shè)置復(fù)數(shù)個(gè)第一芯片的步驟；在所述復(fù)數(shù)個(gè)第一芯片背離所述引線框架的表面上設(shè)置第一金屬構(gòu)件的步驟；在所述第一金屬構(gòu)件背離所述引線框架的表面上設(shè)置復(fù)數(shù)個(gè)第二芯片的步驟；以及，在所述復(fù)數(shù)個(gè)第二芯片背離所述引線框架的表面上設(shè)置第二金屬構(gòu)件的步驟；其中，所述第一金屬構(gòu)件與所述第二金屬構(gòu)件中的至少一者包括復(fù)數(shù)個(gè)串聯(lián)的連接片。 |
