一種基于ARM和FPGA實(shí)現(xiàn)AISG控制器及控制方法

基本信息

申請(qǐng)?zhí)?/td> CN201310304274.5 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN103389707B 公開(kāi)（公告）日 2015-12-09
申請(qǐng)公布號(hào) CN103389707B 申請(qǐng)公布日 2015-12-09
分類(lèi)號(hào) G05B19/418(2006.01)I;H01Q3/00(2006.01)I 分類(lèi) 控制；調(diào)節(jié);
發(fā)明人 羅寶填;簡(jiǎn)托 申請(qǐng)（專(zhuān)利權(quán)）人 浙江三維無(wú)線科技有限公司
代理機(jī)構(gòu) 杭州九洲專(zhuān)利事務(wù)所有限公司 代理人 陳繼亮
地址 310053 浙江省杭州市濱江區(qū)火炬大道581號(hào)三維大廈（高新區(qū)）
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于ARM和FPGA實(shí)現(xiàn)AISG控制器及控制方法，ARM和FPGA通過(guò)SPI接口進(jìn)行通信，ARM為主SPI模式，F(xiàn)PGA為從SPI模式，當(dāng)需要讀取和寫(xiě)入數(shù)據(jù)時(shí)，均由ARM主動(dòng)發(fā)起；FPGA通過(guò)UART_TXD、UART_RXD和UART_CE與外部的RS-485芯片對(duì)接；ARM用于處理AISG數(shù)據(jù)鏈路層的協(xié)議；FPGA用于對(duì)數(shù)據(jù)的組幀、解幀、編碼、解碼和實(shí)現(xiàn)RS-485通信。本發(fā)明有益的效果是：利用無(wú)線基站上FPGA剩余的邏輯資源實(shí)現(xiàn)AISG控制器有效降低系統(tǒng)的成本且FPGA的可編程性滿(mǎn)足系統(tǒng)升級(jí)的要求，能夠與更多廠家的無(wú)線設(shè)備對(duì)接。