一種基于ASIC驗(yàn)證的旁路驗(yàn)證系統(tǒng)及驗(yàn)證方法

基本信息

申請(qǐng)?zhí)?/td> CN201710464343.7 申請(qǐng)日 -
公開（公告）號(hào) CN107271882B 公開（公告）日 2019-07-26
申請(qǐng)公布號(hào) CN107271882B 申請(qǐng)公布日 2019-07-26
分類號(hào) G01R31/28（2006.01）I; G01R31/317（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 王鵬; 高鵬; 吳濤 申請(qǐng)（專利權(quán)）人 上海市信息技術(shù)研究中心
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 余明偉
地址 201210 上海市浦東新區(qū)?？坡?9號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于ASIC驗(yàn)證的旁路驗(yàn)證系統(tǒng)及方法，包括：轉(zhuǎn)接設(shè)計(jì)單元連接各單元，為各單元提供信號(hào)傳輸通路；激勵(lì)邏輯設(shè)計(jì)單元通過(guò)轉(zhuǎn)接設(shè)計(jì)單元與目標(biāo)邏輯單元形成時(shí)鐘通路；待測(cè)設(shè)計(jì)單元通過(guò)轉(zhuǎn)接設(shè)計(jì)單元與激勵(lì)邏輯設(shè)計(jì)單元形成測(cè)試激勵(lì)源通路；待測(cè)設(shè)計(jì)單元通過(guò)轉(zhuǎn)接設(shè)計(jì)單元與目標(biāo)邏輯單元形成旁路數(shù)據(jù)通路；待測(cè)設(shè)計(jì)單元所需的測(cè)試激勵(lì)源的協(xié)議與激勵(lì)邏輯設(shè)計(jì)單元輸出的測(cè)試激勵(lì)源的協(xié)議一致。本發(fā)明在保留原有邏輯單元之間信息識(shí)別和加密認(rèn)證的前提下，搭載激勵(lì)源數(shù)據(jù)，通過(guò)旁路數(shù)據(jù)通路的方式對(duì)待測(cè)設(shè)計(jì)單元進(jìn)行功能驗(yàn)證，簡(jiǎn)化了驗(yàn)證流程，提高了驗(yàn)證的效率，降低了實(shí)現(xiàn)成本。