一種異步FIFO讀寫控制電路及方法、可讀存儲介質(zhì)及終端

基本信息

申請?zhí)?/td> CN201810628386.9 申請日 -
公開（公告）號 CN110618950A 公開（公告）日 2019-12-27
申請公布號 CN110618950A 申請公布日 2019-12-27
分類號 G06F13/16（2006.01） 分類 計算；推算；計數(shù);
發(fā)明人 王鵬; 吳濤; 高鵬 申請（專利權(quán)）人 上海市信息技術(shù)研究中心
代理機構(gòu) 上海光華專利事務所（普通合伙） 代理人 余明偉
地址 201210 上海市浦東新區(qū)海科路99號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種異步FIFO讀寫控制電路，控制電路至少包括：FIFO存儲器、第一時鐘、第二時鐘、第一邏輯鏈路、第二邏輯鏈路；FIFO存儲器的寫時鐘域接入第一時鐘，F(xiàn)IFO存儲器的讀時鐘域接入第二時鐘，且FIFO存儲器的寫指針接口與第一邏輯鏈路的第一端相連，第一邏輯鏈路的第二端與觸發(fā)信號端相連，F(xiàn)IFO存儲器的讀指針接口與第二邏輯鏈路的第一端相連，第二邏輯鏈路的第二端與觸發(fā)信號端相連；第一邏輯鏈路由第一數(shù)量個觸發(fā)器串行組成，第二邏輯鏈路由第二數(shù)量個觸發(fā)器串行組成，且第一邏輯鏈路比第二邏輯鏈路至少多兩個觸發(fā)器。應用本發(fā)明的實施例，能夠精確控制讀指針和寫指針之間的延時時差，實現(xiàn)了FIFO存儲器讀寫延時的最小化。