芯片封裝結(jié)構(gòu)與電子器件

基本信息

申請(qǐng)?zhí)?/td> CN202111276191.0 申請(qǐng)日 -
公開（公告）號(hào) CN114023730A 公開（公告）日 2022-02-08
申請(qǐng)公布號(hào) CN114023730A 申請(qǐng)公布日 2022-02-08
分類號(hào) H01L25/16（2006.01）I;H01L23/495（2006.01）I;H01L23/31（2006.01）I 分類 基本電氣元件;
發(fā)明人 杜睿;盧爍今;肖輝 申請(qǐng)（專利權(quán)）人 蘇州華太電子技術(shù)股份有限公司
代理機(jī)構(gòu) 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 代理人 張?jiān)婪?/td>
地址 215123江蘇省蘇州市自由貿(mào)易試驗(yàn)區(qū)蘇州片區(qū)蘇州工業(yè)園區(qū)星湖街328號(hào)創(chuàng)意產(chǎn)業(yè)園10-1F
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)峁┝艘环N芯片封裝結(jié)構(gòu)和電子器件。該芯片封裝結(jié)構(gòu)包括驅(qū)動(dòng)模塊、第一MOS管、第二MOS管和小于或者等于3個(gè)基島，其中，驅(qū)動(dòng)模塊的輸入端為芯片的輸入引腳，第一MOS管的漏極為芯片的供電引腳，第一MOS管的柵極與驅(qū)動(dòng)模塊的第一輸出端連接，第一MOS管的源極與驅(qū)動(dòng)模塊的第三輸出端連接，第二MOS管的漏極與第一MOS管的源極連接，且為芯片的輸出引腳，第二MOS管的柵極與驅(qū)動(dòng)模塊的第二輸出端連接，第二MOS管的源極與驅(qū)動(dòng)模塊的第四輸出端連接，第二MOS管的源極為芯片的接地引腳，第一MOS管與第二MOS管中的至少一個(gè)為LDMOS管，且第一MOS管與第二MOS管均為正裝。因此，該芯片封裝結(jié)構(gòu)，減少了芯片封裝結(jié)構(gòu)采用的基島數(shù)量，進(jìn)而提升了芯片電學(xué)性能。