臺面PIN的側(cè)面鈍化結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201720420864.8 申請日 -
公開（公告）號 CN206711902U 公開（公告）日 2017-12-05
申請公布號 CN206711902U 申請公布日 2017-12-05
分類號 H01L31/0216(2014.01)I;H01L31/0352(2006.01)I;H01L31/105(2006.01)I;H01L31/18(2006.01)I 分類 基本電氣元件;
發(fā)明人 劉志鋒;唐琦;許海明 申請（專利權(quán)）人 武漢光安倫光電技術(shù)有限公司
代理機構(gòu) 北京匯澤知識產(chǎn)權(quán)代理有限公司 代理人 武漢光安倫光電技術(shù)有限公司;湖北光安倫科技有限公司
地址 430074 湖北省武漢市東湖開發(fā)區(qū)光谷金融港B26-802
法律狀態(tài) -

摘要

摘要 本實用新型提供了一種臺面PIN的側(cè)面鈍化結(jié)構(gòu)，包括半絕緣InP襯底以及在半絕緣InP襯底上面依次生長的緩沖層、N++型InP層、InGaAs吸收層、InGaAsP過渡層、P++型InP的CAP層和InGaAs接觸層，該半絕緣InP襯底上面依次生長的緩沖層、N++型InP層、InGaAs吸收層、InGaAsP過渡層、P++型InP的CAP層和InGaAs接觸層構(gòu)成了階梯層臺面，該階梯層臺面的側(cè)壁上生長有本征InP層，所述本征InP層上依次生長有SIO2層以及SINx層。本實用新型提供使用了和芯片材料相同的本征InP對臺面?zhèn)让孢M(jìn)行掩埋，在滿足了芯片光電性能的同時克服了暗電流不可控、高溫可靠性差等問題，給臺面類型的高速接收芯片的制備工藝提供了一種新的方法。