三維存儲(chǔ)裝置及其形成方法

基本信息

申請(qǐng)?zhí)?/td> CN202180001810.7 申請(qǐng)日 -
公開（公告）號(hào) CN113519055A 公開（公告）日 2021-10-19
申請(qǐng)公布號(hào) CN113519055A 申請(qǐng)公布日 2021-10-19
分類號(hào) H01L27/11548（2017.01）I;H01L27/11556（2017.01）I;H01L27/11575（2017.01）I;H01L27/11582（2017.01）I 分類 基本電氣元件;
發(fā)明人 張坤 申請(qǐng)（專利權(quán)）人 長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司
代理機(jī)構(gòu) 北京永新同創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 代理人 林錦輝;劉景峰
地址 430074湖北省武漢市東湖新技術(shù)開發(fā)區(qū)未來三路88號(hào)
法律狀態(tài) -

摘要

摘要 公開了三維（3D）存儲(chǔ)裝置及其形成方法。在某些方面，3D存儲(chǔ)裝置包括第一半導(dǎo)體結(jié)構(gòu)、與第一半導(dǎo)體結(jié)構(gòu)相對(duì)的第二半導(dǎo)體結(jié)構(gòu)、以及在第一半導(dǎo)體結(jié)構(gòu)和第二半導(dǎo)體結(jié)構(gòu)之間的界面層。第一半導(dǎo)體結(jié)構(gòu)包括具有多個(gè)交錯(cuò)的堆疊導(dǎo)電層和堆疊電介質(zhì)層的存儲(chǔ)堆疊層。第二半導(dǎo)體結(jié)構(gòu)包括電連接到存儲(chǔ)堆疊層的多個(gè)外圍電路。界面層包括單晶硅和在存儲(chǔ)堆疊層與外圍電路之間的多個(gè)互連。