一種FPGA的高層次綜合方法和裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910044651.3 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN109828799B | 公開(kāi)（公告）日 | 2022-05-17 |
| 申請(qǐng)公布號(hào) | CN109828799B | 申請(qǐng)公布日 | 2022-05-17 |
| 分類(lèi)號(hào) | G06F9/448（2018.01）I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 劉建洋;王海力;連榮椿;馬明 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 京微齊力（北京）科技股份有限公司 |
| 代理機(jī)構(gòu) | 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | - |
| 地址 | 100080北京市海淀區(qū)知春路63號(hào)衛(wèi)星大廈9層901-903 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本說(shuō)明書(shū)實(shí)施例提供一種現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的高層次綜合方法和裝置，包括：獲取待執(zhí)行的C/C++文件；根據(jù)操作時(shí)間表中存儲(chǔ)的不同操作的占用時(shí)間，對(duì)所述C/C++文件中包含的操作Vn進(jìn)行劃分，n≥1且為整數(shù),生成一個(gè)劃分方案Pmax，其中所述劃分方案Pmax是所述FPGA執(zhí)行完所述操作Vn所用時(shí)間最短的劃分方案；根據(jù)所述劃分方案Pmax，生成對(duì)應(yīng)的網(wǎng)表。如此，可以提高整個(gè)設(shè)計(jì)的運(yùn)行效率。 |
