二次量化的混合ADC

基本信息

申請(qǐng)?zhí)?/td> CN201610116762.7 申請(qǐng)日 -
公開（公告）號(hào) CN105811985A 公開（公告）日 2016-07-27
申請(qǐng)公布號(hào) CN105811985A 申請(qǐng)公布日 2016-07-27
分類號(hào) H03M1/36(2006.01)I;H03M1/14(2006.01)I 分類 基本電子電路;
發(fā)明人 包應(yīng)江 申請(qǐng)（專利權(quán)）人 武漢眾為信息技術(shù)有限公司
代理機(jī)構(gòu) - 代理人 -
地址 430205 湖北省武漢市東湖高新技術(shù)開發(fā)區(qū)佛祖嶺街竹林小路9號(hào)金能產(chǎn)業(yè)園3棟3樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種二次量化的混合ADC，包括全并行Flash結(jié)構(gòu)1，用于轉(zhuǎn)換高位碼，通過電阻形式的比較避免大電容的產(chǎn)生；余量放大器2，用于將高位轉(zhuǎn)換后的余量按一定倍數(shù)進(jìn)行放大，減小環(huán)境噪聲對(duì)余量的影響，并傳輸給下一級(jí)；左端SAR電容陣列3，用于轉(zhuǎn)換低位碼中的較高位，其中包含充電速度較慢的大電容；右端SAR電容陣列4，用來轉(zhuǎn)換低位碼中的較低位，其中包含充電速度較快的小電容；SAR邏輯電路5，用于進(jìn)行SAR邏輯比較，并控制電容陣列中基準(zhǔn)電壓的變化；控制邏輯電路6，用于控制整個(gè)電路中的信號(hào)傳輸及各模塊工作狀態(tài)。