一種寬共模輸入電壓的快速比較器電路

基本信息

申請?zhí)?/td> CN202210155288.4 申請日 -
公開（公告）號 CN114221641B 公開（公告）日 2022-05-20
申請公布號 CN114221641B 申請公布日 2022-05-20
分類號 H03K5/24（2006.01）IJP H03195170 A,1991.08.26;CN 106134073 A,2016.11.16;CN 107508599 A,2017.12.22;CN 111355456 A,2020.06.30;CN 102411389 A,2012.04.11;CN 101064503 A,2007.10.31;CN 112671359 A,2021.04.16;US 2003095003 A1,2003.05.22;CN 103428123 A,2013.12.04;CN 105634521 A,2016.06.01;US 2008024176 A1,2008.01.31;JP 2011146904 A,2011.07.28;CN 104868902 A,2015.08.26;TW 200906060 A,2009.02.01 sua kim等.a 6-gbps/pin half-duplex lvds i/o for high-speed mobile DRAM.《2005 IEEE Asia solid-state circuits conference》.2006,;殷弼君等.用于網(wǎng)絡通信的LVDS收發(fā)器的設計.《計算機工程》.2008,第34卷（第17期）,238-240. 分類 基本電子電路;
發(fā)明人 洪鋒明 申請（專利權(quán)）人 成都芯翼科技有限公司
代理機構(gòu) 成都頂峰專利事務所（普通合伙） 代理人 -
地址 610000四川省成都市金牛區(qū)金府路88號1棟1單元10層1036號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種寬共模輸入電壓的快速比較器電路，包括共模電平控制網(wǎng)絡、第一比較器、第二比較器、輸出級和電容限制電路；共模電平控制網(wǎng)絡將第一差分信號轉(zhuǎn)換為第二差分信號；第一比較器的輸入端與共模電平控制網(wǎng)絡的輸出端同向連接；第二比較器的輸入端與第一比較器的輸出端同向連接；輸出級的輸入端與第二比較器的輸出端同向連接；電容限制電路的接入第一差分信號并與第二比較器的輸入端連接。本發(fā)明通過設置兩組比較器級聯(lián)的方式分別得到很小的失調(diào)電壓VOS以及很高速率的動態(tài)信號傳輸；使得失調(diào)電壓VOS和信號傳輸速率之間不再相互制約，在保證更精確的失調(diào)電壓VOS的前提下，提高了信號傳輸?shù)乃俾剩纳屏诵盘栙|(zhì)量。