一種用于硬件仿真平臺的主頻評估方法

基本信息

申請?zhí)?/td> CN202210500173.4 申請日 -
公開（公告）號 CN114595652A 公開（公告）日 2022-06-07
申請公布號 CN114595652A 申請公布日 2022-06-07
分類號 G06F30/331;G06F30/34 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 馮元輝;李立;魯俊 申請（專利權(quán)）人 湖南泛聯(lián)新安信息科技有限公司
代理機(jī)構(gòu) 長沙市護(hù)航專利代理事務(wù)所（特殊普通合伙） 代理人 張潔
地址 410005 湖南省長沙市開福區(qū)伍家?guī)X街道棲鳳路486號凱樂微谷商務(wù)中心1棟1710、1711房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種用于硬件仿真平臺的主頻評估方法，包括獲取分區(qū)的信息和硬件仿真平臺信息；將各分區(qū)放置到對應(yīng)FPGA上，分區(qū)與分區(qū)之間的信號通過對應(yīng)FPGA之間的物理連線進(jìn)行傳輸；獲取傳輸?shù)男盘柕臄?shù)量以及物理連線的數(shù)量，判斷傳輸?shù)男盘柕臄?shù)量是否大于物理連線的數(shù)量，若是，則為分區(qū)之間的組內(nèi)信號進(jìn)行TDM分配；計(jì)算得到各FPGA之間每個端口對的TDM比率，根據(jù)各個端口對的TDM比率、FPGA平臺的參數(shù)、信號到達(dá)的預(yù)設(shè)拍數(shù)計(jì)算得出各FPGA對中端口對之間的時延，取時延的最大值作為本次評估的時延，結(jié)合預(yù)設(shè)的時延?主頻對應(yīng)關(guān)系得到主頻評估結(jié)果。方便開發(fā)人員優(yōu)化劃分和映射策略。