用于異構(gòu)雙處理器系統(tǒng)芯片的調(diào)試方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN201811385434.2 申請日 -
公開（公告）號 CN109656758B 公開（公告）日 2022-02-22
申請公布號 CN109656758B 申請公布日 2022-02-22
分類號 G06F11/22（2006.01）I;G06F11/34（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 李小波;陳輝;李文 申請（專利權(quán)）人 成都海光集成電路設(shè)計有限公司
代理機構(gòu) 北京蘭亭信通知識產(chǎn)權(quán)代理有限公司 代理人 趙永剛
地址 610015四川省成都市天府新區(qū)華陽街道天府大道南段846號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種用于異構(gòu)雙處理器系統(tǒng)芯片的調(diào)試方法及系統(tǒng)。所述系統(tǒng)包括所述系統(tǒng)芯片的主處理器和協(xié)處理器、用于實現(xiàn)所述主處理器訪問至少一個外部設(shè)備的主系統(tǒng)總線以及用于實現(xiàn)所述協(xié)處理器訪問所述至少一個外部設(shè)備的使能總線，所述協(xié)處理器，用于在系統(tǒng)上電復(fù)位后先執(zhí)行系統(tǒng)引導(dǎo)程序，以完成系統(tǒng)底層的初始化，并通過系統(tǒng)引導(dǎo)程序中的跳轉(zhuǎn)點進(jìn)入所嵌入的調(diào)試shell執(zhí)行測試?yán)?，以完成對所述系統(tǒng)芯片的外圍接口和關(guān)鍵邏輯部件的模擬驗證。本發(fā)明通過采用協(xié)處理器來運行測試?yán)桃酝瓿蓪π酒鈬涌诤完P(guān)鍵邏輯電路的調(diào)試，能夠減少仿真資源的消耗和測試時間，從而能夠避免由主處理器來運行測試?yán)趟鶐淼臏y試控制復(fù)雜、測試時間過長以及仿真資源消耗大的問題。