一種基于多塊FPGA進(jìn)行ICscanchain電路測試的方法

基本信息

申請?zhí)?/td> CN202110611407.8 申請日 -
公開（公告）號 CN113391190A 公開（公告）日 2021-09-14
申請公布號 CN113391190A 申請公布日 2021-09-14
分類號 G01R31/28（2006.01）I;G01R31/317（2006.01）I 分類 測量；測試;
發(fā)明人 張益暢 申請（專利權(quán)）人 珠海昇生微電子有限責(zé)任公司
代理機(jī)構(gòu) 廣州三環(huán)專利商標(biāo)代理有限公司 代理人 侯麗燕
地址 519000廣東省珠海市高新區(qū)唐家灣鎮(zhèn)金唐路1號港灣1號科創(chuàng)園24棟B區(qū)3層302室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于多塊FPGA進(jìn)行IC scan chain電路測試的方法，采用級聯(lián)擴(kuò)容的思想，解決單個(gè)FPGA作為SCAN CHAIN pattern的存儲實(shí)體時(shí)存儲資源不足的問題，通過自定義的FPGA間的通信握手方式，下一級FPGA可以知道上一級FPGA已完成測試，需要啟動本級FPGA工作，并在本級FPGA測試完畢后，通知再下一級FPGA開始工作，本發(fā)明采用串聯(lián)鏈工作原理，實(shí)現(xiàn)了龐大的SCAN CHAIN測試向量測試。