一種降低芯片功耗的電路

基本信息

申請(qǐng)?zhí)?/td> CN201620563828.2 申請(qǐng)日 -
公開（公告）號(hào) CN205725701U 公開（公告）日 2016-11-23
申請(qǐng)公布號(hào) CN205725701U 申請(qǐng)公布日 2016-11-23
分類號(hào) H03K19/003(2006.01)I;H03K19/0948(2006.01)I 分類 基本電子電路;
發(fā)明人 萬利劍;王濤 申請(qǐng)（專利權(quán)）人 成繹半導(dǎo)體技術(shù)（上海）有限公司
代理機(jī)構(gòu) - 代理人 -
地址 201000 上海市浦東新區(qū)郭守敬路498號(hào)19號(hào)樓205A室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型涉及一種降低芯片功耗的電路，該電路包括下拉電阻、零閾值管、負(fù)電壓輸出元件、控制元件，下拉電阻一端和負(fù)電壓輸出元件輸入端引入正電壓，下拉電阻另一端與零閾值管的源極連接，零閾值管的漏極接地，零閾值管的柵極與控制元件的一端連接，控制元件另一端可被控制地接地或與負(fù)電壓輸出元件的輸出端連接。本實(shí)用新型的方案中，作為負(fù)電壓輸出裝置的電荷泵和零閾值管在CMOS工藝中均可以做，方便集成的同時(shí)也大大降低了芯片設(shè)計(jì)和制造成本。