一種降低芯片功耗的電路

基本信息

申請?zhí)?/td> CN201610410445.6 申請日 -
公開（公告）號 CN105915206B 公開（公告）日 2018-09-28
申請公布號 CN105915206B 申請公布日 2018-09-28
分類號 H03K19/003;H03K19/0948 分類 基本電子電路;
發(fā)明人 萬利劍;錢海蕾 申請（專利權(quán)）人 成繹半導體技術(shù)（上海）有限公司
代理機構(gòu) - 代理人 -
地址 201000 上海市浦東新區(qū)郭守敬路498號19號樓205A室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種降低芯片功耗的電路，該電路包括下拉電阻、零閾值管、負電壓輸出元件、控制元件，下拉電阻一端和負電壓輸出元件輸入端引入正電壓，下拉電阻另一端與零閾值管的源極連接，零閾值管的漏極接地，零閾值管的柵極與控制元件的一端連接，控制元件另一端可被控制地接地或與負電壓輸出元件的輸出端連接。本發(fā)明的方案中，作為負電壓輸出裝置的電荷泵和零閾值管在CMOS工藝中均可以做，方便集成的同時也大大降低了芯片設(shè)計和制造成本。