一種堆疊態(tài)半導(dǎo)體芯片結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202022035136.X 申請日 -
公開（公告）號 CN213483708U 公開（公告）日 2021-06-18
申請公布號 CN213483708U 申請公布日 2021-06-18
分類號 H01L21/205（2006.01）I;H01L21/02（2006.01）I;H01L21/3213（2006.01）I 分類 基本電氣元件;
發(fā)明人 涂波;鄭香奕 申請（專利權(quán)）人 深圳市潔簡達(dá)創(chuàng)新科技有限公司
代理機構(gòu) 廣東合方知識產(chǎn)權(quán)代理有限公司 代理人 許建成
地址 518109廣東省深圳市龍華區(qū)龍華街道清湖社區(qū)清湖村富安娜公司B棟601
法律狀態(tài) -

摘要

摘要 本實用新型公開了一種堆疊態(tài)半導(dǎo)體芯片結(jié)構(gòu)，本實用新型堆疊態(tài)半導(dǎo)體芯片結(jié)構(gòu)，包括基板，在基板上依次堆疊設(shè)置P型半導(dǎo)體層和N型半導(dǎo)體層，P型半導(dǎo)體層和N型半導(dǎo)體層相間設(shè)置，P型半導(dǎo)體層至少為2層，N型半導(dǎo)體層至少為2層。本實用新型通過化學(xué)氣相沉積法來堆疊形成P型半導(dǎo)體層和N型半導(dǎo)體層，并且采用物理刻蝕和電漿清洗的方式形成導(dǎo)電層，避免使用掩膜、光阻劑、光刻機來制造半導(dǎo)體芯片，降低了半導(dǎo)體芯片工藝復(fù)雜性，提高了半導(dǎo)體芯片產(chǎn)品的良率。