一種無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)和封裝方法

基本信息

申請?zhí)?/td> CN201911345558.2 申請日 -
公開（公告）號 CN110896058A 公開（公告）日 2020-03-20
申請公布號 CN110896058A 申請公布日 2020-03-20
分類號 H01L23/31;H01L23/495;H01L21/48 分類 基本電氣元件;
發(fā)明人 涂波;鄭香奕 申請（專利權(quán)）人 深圳市潔簡達創(chuàng)新科技有限公司
代理機構(gòu) 東莞合方知識產(chǎn)權(quán)代理有限公司 代理人 深圳市潔簡達創(chuàng)新科技有限公司
地址 518109 廣東省深圳市龍華區(qū)龍華街道清湖社區(qū)清湖村富安娜公司B棟601
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種無需焊線的半導(dǎo)體芯片封裝結(jié)構(gòu)和封裝方法，半導(dǎo)體芯片封裝結(jié)構(gòu)包括至少一層封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括底材、在所述底材上排布有半導(dǎo)體芯片，所述半導(dǎo)體芯片的管腳連接經(jīng)金屬膜或者合金膜雕刻或者蝕刻而成的導(dǎo)電線路，還包括封裝膠水層，所述封裝膠水層覆蓋所述半導(dǎo)體芯片和所述導(dǎo)電線路。半導(dǎo)體芯片封裝方法包括步驟：A1、在底材上排布半導(dǎo)體芯片；A2、在所述半導(dǎo)體芯片的周圍制作金屬膜或者合金膜；A3、對所述金屬膜或者所述合金膜雕刻或者蝕刻形成導(dǎo)電線路；A4、在所述半導(dǎo)體芯片和所述導(dǎo)電線路的上方覆蓋封裝膠水層。本發(fā)明可以成百倍提高生產(chǎn)效率；本發(fā)明大幅提高了封裝結(jié)構(gòu)的耐冷熱變化的性能。