一種基于RAM的移位寄存器及其存儲(chǔ)方法

基本信息

申請(qǐng)?zhí)?/td> CN202110528631.0 申請(qǐng)日 -
公開（公告）號(hào) CN113205851A 公開（公告）日 2021-08-03
申請(qǐng)公布號(hào) CN113205851A 申請(qǐng)公布日 2021-08-03
分類號(hào) G11C19/28 分類 信息存儲(chǔ);
發(fā)明人 王作建;吳洋;賈紅;陳維新;韋嶔;程顯志 申請(qǐng)（專利權(quán)）人 西安智多晶微電子有限公司
代理機(jī)構(gòu) 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 尹曉雪
地址 710075 陜西省西安市高新區(qū)科技二路72號(hào)西岳閣102室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供的一種基于RAM的移位寄存器，包括第一加法器、第二加法器、第一觸發(fā)器以及雙端口RAM，觸發(fā)器的數(shù)據(jù)輸入端口與第二加法器的輸出端口相連，第一觸發(fā)器的輸出端口分別與第一加法器的地址輸入端口、第二加法器的地址輸入端口以及雙端口RAM的寫地址邏輯端口相連，第一加法器的輸出端口與RAM的讀地址邏輯端口相連，雙端口RAM的輸出端口D0輸出數(shù)據(jù)，第一觸發(fā)器的CLK端口以及雙端口RAM的CLK端口輸入時(shí)鐘信號(hào)，第一觸發(fā)器的使能端口以及雙端口RAM的使能端口輸入使能信號(hào)，第一加法器的地址輸入端輸入常量或者動(dòng)態(tài)數(shù)據(jù)。相比于現(xiàn)有技術(shù)，本發(fā)明可以節(jié)約FPGA的邏輯資源。