一種基于FPGA通用接口的雙向MIPI接口電路
基本信息
| 申請?zhí)?/td> | CN201922445593.3 | 申請日 | - |
| 公開（公告）號 | CN211403179U | 公開（公告）日 | 2020-09-01 |
| 申請公布號 | CN211403179U | 申請公布日 | 2020-09-01 |
| 分類號 | G05B19/042(2006.01)I | 分類 | - |
| 發(fā)明人 | 馮曉玲;姬晶;王興興;賈紅;陳維新;韋嶔;程顯志 | 申請（專利權(quán)）人 | 西安智多晶微電子有限公司 |
| 代理機構(gòu) | 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 閆家偉 |
| 地址 | 710075陜西省西安市高新區(qū)科技二路72號西岳閣102室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實用新型涉及一種基于FPGA通用接口的雙向MIPI接口電路，包括：FPGA芯片的四個I/O接口、分壓電阻網(wǎng)絡(luò)、下拉電阻網(wǎng)絡(luò)和終端電阻網(wǎng)絡(luò)，其中，四個I/O接口中至少有兩個I/O接口為lvds信號的正、負(fù)端口；分壓電阻網(wǎng)絡(luò)包括第一分壓電阻單元和第二分壓電阻單元，第一分壓電阻單元連接在lvds信號的正端口與一個I/O接口之間，第二分壓電阻單元連接在lvds信號的負(fù)端口與另一個I/O接口之間；下拉電阻網(wǎng)絡(luò)包括第一下拉電阻單元和第二下拉電阻單元，第一下拉電阻單元連接在lvds信號的正端口與接地端之間，第二下拉電阻單元連接在lvds信號的負(fù)端口與接地端之間；終端電阻網(wǎng)絡(luò)連接在lvds信號的正端口與負(fù)端口之間。本實用新型的MIPI接口電路無需改變FPGA通用接口需求，同時兼容了MIPI接口。?? |
