適用于多處理器系統(tǒng)的硬件同步電路結(jié)構(gòu)及其實現(xiàn)方法

基本信息

申請?zhí)?/td> CN200910080058.0 申請日 -
公開（公告）號 CN101840390B 公開（公告）日 2012-05-23
申請公布號 CN101840390B 申請公布日 2012-05-23
分類號 G06F15/163(2006.01)I;G06F13/38(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 許漢荊;劉建;陳杰 申請（專利權(quán)）人 中科芯（榮成）信息技術(shù)產(chǎn)業(yè)研究院有限公司
代理機構(gòu) 中科專利商標(biāo)代理有限責(zé)任公司 代理人 中國科學(xué)院微電子研究所;北京中科微投資管理有限責(zé)任公司;中科芯（榮成）信息技術(shù)產(chǎn)業(yè)研究院有限公司
地址 100029 北京市朝陽區(qū)北土城西路3號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種適用于多處理器系統(tǒng)的硬件同步電路結(jié)構(gòu)，該硬件同步電路結(jié)構(gòu)支持多個處理器通過一定的互聯(lián)方式與其相聯(lián)，提供了配置和訪問接口；目標(biāo)系統(tǒng)至少包括多個處理器、一個硬件同步電路結(jié)構(gòu)和一個互斥信號量單元。本發(fā)明同時公開了一種實現(xiàn)多處理器系統(tǒng)的硬件同步電路結(jié)構(gòu)的方法。本發(fā)明能夠高效的實現(xiàn)多處理器通信和并行任務(wù)調(diào)度，而且簡化多處理器的并行編程工作。該電路結(jié)構(gòu)相對其他同步結(jié)構(gòu)和方法簡單易用，復(fù)雜度低，并且可以方便的整合到系統(tǒng)設(shè)計過程中。