芯片自動(dòng)測(cè)試設(shè)備的通道延時(shí)偏差的校準(zhǔn)方法

基本信息

申請(qǐng)?zhí)?/td> CN201810763575.7 申請(qǐng)日 -
公開（公告）號(hào) CN110716120B 公開（公告）日 2021-07-23
申請(qǐng)公布號(hào) CN110716120B 申請(qǐng)公布日 2021-07-23
分類號(hào) G01R31/28（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 王勇;樓冬明;范衛(wèi)東;陳榕暉;梅萌 申請(qǐng)（專利權(quán)）人 瀾起科技股份有限公司
代理機(jī)構(gòu) 北京市君合律師事務(wù)所 代理人 毛健;顧云峰
地址 200233上海市徐匯區(qū)宜山路900號(hào)1幢A6
法律狀態(tài) -

摘要

摘要 本申請(qǐng)涉及一種用于芯片自動(dòng)測(cè)試設(shè)備的通道延時(shí)偏差的校準(zhǔn)方法。校準(zhǔn)方法包括：提供多個(gè)校準(zhǔn)參考器件，其中多個(gè)校準(zhǔn)參考器件具有第二組延時(shí)路徑，每個(gè)延時(shí)路徑具有預(yù)定路徑延時(shí)值并且連接一個(gè)校準(zhǔn)參考器件的一對(duì)引腳，并且每個(gè)引腳至多連接到一個(gè)延時(shí)路徑；分別將多個(gè)校準(zhǔn)參考器件中的每個(gè)校準(zhǔn)參考器件連接到芯片自動(dòng)測(cè)試設(shè)備，其中第一組測(cè)試通道中每一個(gè)測(cè)試通道的測(cè)試探針分別連接到校準(zhǔn)參考器件的一個(gè)引腳；利用芯片自動(dòng)測(cè)試設(shè)備對(duì)多個(gè)校準(zhǔn)參考器件進(jìn)行測(cè)試，以獲得從一個(gè)或多個(gè)發(fā)送通道至一個(gè)或多個(gè)接收通道的多個(gè)延時(shí)測(cè)量；以及基于多個(gè)延時(shí)測(cè)量計(jì)算第一組測(cè)試通道中的測(cè)試通道的延時(shí)偏差。