一種深槽超結(jié)MOSFET功率器件及其制備方法

基本信息

申請?zhí)?/td> CN202111018751.2 申請日 -
公開（公告）號 CN113838937A 公開（公告）日 2021-12-24
申請公布號 CN113838937A 申請公布日 2021-12-24
分類號 H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L21/336（2006.01）I 分類 基本電氣元件;
發(fā)明人 王欽;李海松;陳飛鷺;易揚波 申請（專利權(quán)）人 無錫芯朋微電子股份有限公司
代理機構(gòu) 南京蘇科專利代理有限責(zé)任公司 代理人 姚姣陽
地址 214000江蘇省無錫市無錫新區(qū)龍山路4號C幢1301-1304
法律狀態(tài) -

摘要

摘要 本發(fā)明揭示了一種深槽超結(jié)MOSFET功率器件，包括由下至上按序依次設(shè)置的漏極電極、襯底、外延層、體區(qū)、源區(qū)、柵極結(jié)構(gòu)以及源極電極，外延層中刻蝕形成有多個溝槽，多個溝槽間互不連通且均沿垂直方向設(shè)置，溝槽的側(cè)壁與水平面間的夾角范圍為80°~90°，溝槽的底端寬度不大于其上端寬度；每個溝槽內(nèi)均填充有至少兩層填充層，多個溝槽內(nèi)填充層的數(shù)量相同且每層填充層的上端面高度保持一致，單個溝槽內(nèi)填充層的摻雜濃度由下至上遞減。本發(fā)明在保證器件外延層摻雜濃度不變的情況下對其結(jié)構(gòu)進(jìn)行了優(yōu)化，不再要求生長出摻雜濃度呈線性變化的外延層，不僅降低了工藝難度，而且節(jié)約了生產(chǎn)成本、縮短了加工時間。