一種分布式故障監(jiān)測裝置IIR濾波系統(tǒng)及其設計方法
基本信息

| 申請?zhí)?/td> | CN201911028886.X | 申請日 | - |
| 公開(公告)號 | CN110957995A | 公開(公告)日 | 2020-04-03 |
| 申請公布號 | CN110957995A | 申請公布日 | 2020-04-03 |
| 分類號 | H03H17/02(2006.01)I;G01R31/08(2006.01)I | 分類 | 基本電子電路; |
| 發(fā)明人 | 王善林;宋昌林;茍科磊;諸志強 | 申請(專利權)人 | 四川匯源光通信有限公司 |
| 代理機構 | 成都金英專利代理事務所(普通合伙) | 代理人 | 四川匯源光通信有限公司 |
| 地址 | 611731四川省成都市高新區(qū)(西區(qū))新業(yè)路2號 | ||
| 法律狀態(tài) | - | ||
摘要

| 摘要 | 本發(fā)明提出了一種分布式故障監(jiān)測裝置IIR濾波系統(tǒng)及其設計方法,通過利用FPGA內部RAM資源和DSP資源實現(xiàn)級聯(lián)結構的IIR濾波器,當有數(shù)據(jù)輸入時,控制系統(tǒng)首先從地址映射雙端ROM中讀出當前時刻需要保存數(shù)據(jù)的RAM地址,然后控制RAM將輸入數(shù)據(jù)保存在指定的地址空間;再從地址映射雙端ROM中讀出之前時刻的數(shù)據(jù)地址,以此讀出對應的數(shù)據(jù),同時從濾波器系數(shù)ROM中讀出濾波器系數(shù),并送入DSP單元進行乘累加計算得到濾波輸出;本發(fā)明充分利用了FPGA內部RAM資源和DSP資源,與傳統(tǒng)的濾波器設計相比極大地減少了對FPGA自身LUT和觸發(fā)器單元的消耗,可有效消除電流信號低頻零漂和高頻噪聲干擾。?? |





