一種PCB線路板干膜層壓塞孔方法

基本信息

申請?zhí)?/td> CN201811652439.7 申請日 -
公開（公告）號 CN111385972A 公開（公告）日 2020-07-07
申請公布號 CN111385972A 申請公布日 2020-07-07
分類號 H05K3/00(2006.01)I 分類 其他類目不包含的電技術(shù);
發(fā)明人 黃孟良;喻智堅(jiān) 申請（專利權(quán)）人 長沙牧泰萊電路技術(shù)有限公司
代理機(jī)構(gòu) - 代理人 -
地址 410000湖南省長沙市長沙經(jīng)濟(jì)技術(shù)開發(fā)區(qū)螺絲塘路15號
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種PCB線路板干膜層壓塞孔方法，包括如下步驟：在PCB板上加工出盤中孔并進(jìn)行沉銅加厚；在PCB板表面貼上一層干膜；對PCB板進(jìn)行盤中孔曝光，曝光后通過顯影設(shè)備進(jìn)行顯影后檢驗(yàn)PCB板板面曝光效果；對檢驗(yàn)合格PCB板進(jìn)行化學(xué)清洗并進(jìn)行層壓工序完成塞孔加工；剝離PCB板板面表層的PP及PP外覆蓋半盎司銅箔，鑼除板邊流膠；通過褪洗槽將PCB板板面干膜浸泡沖洗去除；打磨去除PCB板盤中孔高出板面的樹脂；將打磨完成的PCB板送入檢測房檢驗(yàn)PCB板板面平整度。本發(fā)明采用干膜層壓塞孔代替?zhèn)鹘y(tǒng)離型膜層壓塞孔，相較于離型膜層壓塞孔減少了離型膜鉆孔、棕化、鉚離型膜等工序，從而減少了更多物料成本以及加工時(shí)間，成本更低，耗時(shí)更短。??