降低芯片邏輯翻轉(zhuǎn)率的方法及結(jié)構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN201910763404.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN110688813A 公開(kāi)（公告）日 2020-01-14
申請(qǐng)公布號(hào) CN110688813A 申請(qǐng)公布日 2020-01-14
分類號(hào) G06F30/32;G06F115/06 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 何文俊;郭凱 申請(qǐng)（專利權(quán)）人 青芯半導(dǎo)體科技（上海）有限公司
代理機(jī)構(gòu) 上海啟核知識(shí)產(chǎn)權(quán)代理有限公司 代理人 上海億算科技有限公司
地址 200120 上海市浦東新區(qū)中國(guó)（上海）自由貿(mào)易試驗(yàn)區(qū)張衡路200號(hào)2幢3層
法律狀態(tài) -

摘要

摘要 發(fā)明提供了一種降低芯片邏輯翻轉(zhuǎn)率的方法及結(jié)構(gòu)，N個(gè)寄存器中存儲(chǔ)的數(shù)據(jù)不參與到傳遞過(guò)程中多級(jí)寄存器的翻轉(zhuǎn)，N為大于等于1的自然數(shù)，而是當(dāng)所述反向標(biāo)識(shí)的值為預(yù)設(shè)標(biāo)識(shí)的值時(shí)，直接將N個(gè)寄存器中存儲(chǔ)的數(shù)據(jù)與N位初始信號(hào)進(jìn)行異或運(yùn)算，從而得到預(yù)期信號(hào)，整體上有效的降低了邏輯翻轉(zhuǎn)率，從而降低了系統(tǒng)功耗。