基于NVM進(jìn)行AI計(jì)算的芯片架構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN202110541351.3 申請(qǐng)日 -
公開（公告）號(hào) CN113127407A 公開（公告）日 2021-07-16
申請(qǐng)公布號(hào) CN113127407A 申請(qǐng)公布日 2021-07-16
分類號(hào) G06F15/78（2006.01）I;G06N3/063（2006.01）I;G06N3/04（2006.01）I;G06N3/08（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 叢維;林小峰;金生 申請(qǐng)（專利權(quán)）人 南京優(yōu)存科技有限公司
代理機(jī)構(gòu) 上海容慧專利代理事務(wù)所（普通合伙） 代理人 于曉菁
地址 210008江蘇省南京市江北新區(qū)星火路17號(hào)創(chuàng)智大廈B座10C-A131
法律狀態(tài) -

摘要

摘要 本發(fā)明提供的一種基于NVM進(jìn)行AI計(jì)算的芯片架構(gòu)，包括通過(guò)總線通信連接的NVM陣列、外部接口模塊、NPU和MCU；采用NPU和NVM相結(jié)合進(jìn)行AI神經(jīng)網(wǎng)絡(luò)計(jì)算，神經(jīng)網(wǎng)絡(luò)的權(quán)重參數(shù)數(shù)字化存儲(chǔ)在NVM陣列中，MCU接收外部的AI運(yùn)算指令控制NPU及NVM陣列實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)計(jì)算，MCU控制NVM陣列加載其內(nèi)部存儲(chǔ)的神經(jīng)網(wǎng)絡(luò)的權(quán)重參數(shù)，通過(guò)運(yùn)行的程序和神經(jīng)網(wǎng)絡(luò)模型來(lái)進(jìn)行AI計(jì)算，與現(xiàn)有各類采用NVM進(jìn)行模擬運(yùn)算的存算方案相比，數(shù)字存儲(chǔ)與運(yùn)算方式運(yùn)算結(jié)構(gòu)靈活，可靠性好、精度高、讀取準(zhǔn)確度高，故此本發(fā)明在突破采用片外NVM存儲(chǔ)速度瓶頸以及降低外部輸入功耗的同時(shí)，又具備高度的可實(shí)施性、靈活性以及可靠性。