一種存算一體電路及人工智能芯片

基本信息

申請?zhí)?/td> CN202011295431.7 申請日 -
公開（公告）號 CN112101539B 公開（公告）日 2021-07-20
申請公布號 CN112101539B 申請公布日 2021-07-20
分類號 G06N3/063 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 叢維;金生;其他發(fā)明人請求不公開姓名 申請（專利權(quán)）人 南京優(yōu)存科技有限公司
代理機(jī)構(gòu) 深圳睿臻知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 張海燕
地址 210008 江蘇省南京市江北新區(qū)星火路17號創(chuàng)智大廈B座10C-A131
法律狀態(tài) -

摘要

摘要 本申請實(shí)施例提供了一種存算一體電路及人工智能芯片，所述電路包括：信號輸入電路、存儲器陣列和監(jiān)控/計(jì)算電路。所述信號輸入電路與所述可編程存儲器陣列連接；所述存儲器陣列包括按行和列布置的存儲單元，每行和每列都分別一一對應(yīng)一個(gè)輸入神經(jīng)元和一個(gè)輸出神經(jīng)元，所述存儲器陣列用于在對應(yīng)的位置上存儲相關(guān)的神經(jīng)網(wǎng)絡(luò)中神經(jīng)元的權(quán)重；監(jiān)控/計(jì)算電路，所述監(jiān)控/計(jì)算電路與所述存儲器陣列連接，用于通過監(jiān)控給定時(shí)間內(nèi)的積累電荷量精確控制在存儲器陣列中對存儲的神經(jīng)元的權(quán)重進(jìn)行編程，并在計(jì)算時(shí)通過積累的總電荷量產(chǎn)生輸出信號。本申請實(shí)現(xiàn)了在同一行中進(jìn)行并行編程的有效監(jiān)控，可以存儲多比特或者模擬的權(quán)重進(jìn)行神經(jīng)網(wǎng)絡(luò)計(jì)算。