一種在嵌入式系統(tǒng)中加快線性對(duì)運(yùn)算的實(shí)現(xiàn)方法及裝置
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011609314.3 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112769552A | 公開（公告）日 | 2021-05-07 |
| 申請(qǐng)公布號(hào) | CN112769552A | 申請(qǐng)公布日 | 2021-05-07 |
| 分類號(hào) | H04L9/08(2006.01)I;G06F9/30(2006.01)I | 分類 | - |
| 發(fā)明人 | 王亞偉;司明;王磊;雷艷 | 申請(qǐng)（專利權(quán)）人 | 北京宏思電子技術(shù)有限責(zé)任公司 |
| 代理機(jī)構(gòu) | - | 代理人 | - |
| 地址 | 100085北京市海淀區(qū)學(xué)清路9號(hào)匯智大廈B座15層1505 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開一種在嵌入式系統(tǒng)中加快線性對(duì)運(yùn)算的實(shí)現(xiàn)方法及裝置，涉及信息安全領(lǐng)域。該方法包括：協(xié)處理器獲取第一預(yù)設(shè)值、第二預(yù)設(shè)值、獲取第一數(shù)據(jù)組；將第一數(shù)據(jù)組存儲(chǔ)到第二寄存器中；對(duì)第一預(yù)設(shè)值、第二預(yù)設(shè)值、第一寄存器中的數(shù)據(jù)、第二寄存器中的數(shù)據(jù)、第三寄存器中的數(shù)據(jù)、第四寄存器中的數(shù)據(jù)、第五寄存器中的數(shù)據(jù)、第六寄存器中的數(shù)據(jù)、第七寄存器中的數(shù)據(jù)進(jìn)行計(jì)算得到線性對(duì)運(yùn)算結(jié)果并保存。本發(fā)明技術(shù)方案應(yīng)用于解密、簽名等過程，通過對(duì)線性對(duì)運(yùn)算進(jìn)行拆分，大大減少了運(yùn)算時(shí)間，進(jìn)一步地提高使用本發(fā)明技術(shù)方案的各種安全應(yīng)用的效率。?? |
