一種FPGA片間低速并行異步通信方法及通信系統(tǒng)

基本信息

申請?zhí)?/td> CN202111022839.1 申請日 -
公開（公告）號 CN113726693A 公開（公告）日 2021-11-30
申請公布號 CN113726693A 申請公布日 2021-11-30
分類號 H04L12/933（2013.01）I;G06F13/40（2006.01）I;G06F13/42（2006.01）I 分類 電通信技術(shù);
發(fā)明人 劉國成;顧大曄;王秋實;周樂 申請（專利權(quán)）人 安徽芯紀元科技有限公司
代理機構(gòu) 合肥律眾知識產(chǎn)權(quán)代理有限公司 代理人 趙娟
地址 230000安徽省合肥市高新區(qū)習友路3366號博微產(chǎn)業(yè)園系統(tǒng)協(xié)同中心7樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提出一種FPGA片間低速并行異步通信方法及通信系統(tǒng)，對發(fā)送端工作時鐘clk1進行n分頻處理，得到發(fā)送端分頻時鐘clk_div1；發(fā)送端與接收端進行數(shù)據(jù)傳輸前進行鏈路同步，在完成鏈路同步后，發(fā)送端將clk1時鐘域的大位寬數(shù)據(jù)，轉(zhuǎn)換成低頻的clk_div1時鐘域的小位寬數(shù)據(jù)，再逐個發(fā)送出去，接收端再用接收端工作時鐘clk2采樣接收到的clk_div1時鐘域的數(shù)據(jù)，將數(shù)據(jù)恢復到clk2時鐘域。本發(fā)明采用FPGA片間低速并行異步通信，在待傳輸數(shù)據(jù)位寬很大且信號跳變頻率較小的情況下，完成不同片間/板間FPGA之間的異步通信和數(shù)據(jù)傳輸。