5G協(xié)議報(bào)文處理器架構(gòu)及5G協(xié)議報(bào)文處理方法

基本信息

申請(qǐng)?zhí)?/td> CN201910784009.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN110417812A 公開(kāi)（公告）日 2019-11-05
申請(qǐng)公布號(hào) CN110417812A 申請(qǐng)公布日 2019-11-05
分類號(hào) H04L29/06（2006.01）I; H04W80/02（2009.01）N 分類 電通信技術(shù);
發(fā)明人 劉大可; 周信兵; 劉劭晗 申請(qǐng)（專利權(quán)）人 北京無(wú)極芯動(dòng)科技有限公司
代理機(jī)構(gòu) 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 代理人 北京無(wú)極芯動(dòng)科技有限公司
地址 101300 北京市順義區(qū)天祥路6號(hào)院1號(hào)樓三層315室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種5G協(xié)議報(bào)文處理器架構(gòu)及5G協(xié)議報(bào)文處理方法，所述架構(gòu)包括：存儲(chǔ)管理模塊、主存儲(chǔ)模塊、緩存模塊、寄存器模塊、快通路處理模塊和慢通路處理模塊；存儲(chǔ)管理模塊與主存儲(chǔ)模塊連接，主存儲(chǔ)模塊與緩存模塊連接，緩存模塊與寄存器模塊連接，寄存器模塊分別與快通路處理模塊和慢通路處理模塊連接，存儲(chǔ)管理模塊分別與快通路處理模塊和慢通路處理模塊連接。本發(fā)明提供的5G協(xié)議報(bào)文處理器架構(gòu)及5G協(xié)議報(bào)文處理方法，通過(guò)設(shè)計(jì)面向協(xié)議棧處理的宏操作專用指令，分解并加速拆包和封裝，實(shí)時(shí)數(shù)據(jù)提取與安排的宏操作，并通過(guò)對(duì)宏操作編程，通過(guò)執(zhí)行拆包打包加速宏指令，一步提取出多層報(bào)頭的多段信息實(shí)施并行處理，提高了數(shù)據(jù)處理速率。