一種防止劃片短路的CMOS圖像傳感器結(jié)構(gòu)和形成方法

基本信息

申請?zhí)?/td> CN201811208493.2 申請日 -
公開（公告）號 CN109524426B 公開（公告）日 2021-05-18
申請公布號 CN109524426B 申請公布日 2021-05-18
分類號 H01L27/146 分類 基本電氣元件;
發(fā)明人 顧學(xué)強 申請（專利權(quán)）人 上海微阱電子科技有限公司
代理機構(gòu) 上海天辰知識產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 陶金龍;張磊
地址 201203 上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗區(qū)芳春路400號1幢3層
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種防止劃片短路的CMOS圖像傳感器結(jié)構(gòu)和形成方法，通過在感光芯片和邏輯芯片的內(nèi)部電路區(qū)域外側(cè)設(shè)置復(fù)合隔離結(jié)構(gòu)，包括在感光芯片的n型襯底里形成的P阱注入?yún)^(qū)、第一P+注入?yún)^(qū)、第三金屬互連層結(jié)構(gòu)，在邏輯芯片里形成的第四金屬互連層、第二P+注入?yún)^(qū)，以及將第三金屬互連層和第四金屬互連層進(jìn)行上下電連接的硅穿孔結(jié)構(gòu)，實現(xiàn)了邏輯芯片p型襯底和感光芯片n型襯底中P阱注入?yún)^(qū)之間的電學(xué)連接，并隔絕了處于n型襯底中用于感光的像素單元陣列區(qū)域和外圍的懸浮n型襯底區(qū)，當(dāng)劃片形成的硅殘渣燒結(jié)物在堆疊芯片的側(cè)壁上形成殘留時，其僅連接了懸浮n型襯底區(qū)和p型襯底，不會造成電源到地的短路或靜態(tài)電流的增大。