基于多核處理器及FPGA的共享MAC實(shí)現(xiàn)系統(tǒng)及方法

基本信息

申請(qǐng)?zhí)?/td> CN201811361357.7 申請(qǐng)日 -
公開（公告）號(hào) CN109412897B 公開（公告）日 2021-12-21
申請(qǐng)公布號(hào) CN109412897B 申請(qǐng)公布日 2021-12-21
分類號(hào) H04L12/26（2006.01）I;H04L12/851（2013.01）I;H04L12/861（2013.01）I;H04L12/935（2013.01）I;H04L29/12（2006.01）I;G06F9/50（2006.01）I 分類 電通信技術(shù);
發(fā)明人 成懷寧;尹明鉉;李彥麗 申請(qǐng)（專利權(quán)）人 清能華控科技有限公司
代理機(jī)構(gòu) 天津市鼎和專利商標(biāo)代理有限公司 代理人 蒙建軍
地址 300308 天津市濱海新區(qū)自貿(mào)試驗(yàn)區(qū)（空港經(jīng)濟(jì)區(qū)）中環(huán)西路369號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于多核處理器及FPGA的共享MAC實(shí)現(xiàn)系統(tǒng)及方法，包括多核處理器端和FPGA端；多核處理器端包括n個(gè)獨(dú)立內(nèi)核和n個(gè)FPGA接口配置寄存器，在每個(gè)獨(dú)立內(nèi)核內(nèi)設(shè)有一個(gè)開源操作系統(tǒng)Linux驅(qū)動(dòng)模塊或一個(gè)實(shí)時(shí)中斷服務(wù)模塊；FPGA端包括n個(gè)數(shù)據(jù)包收發(fā)模塊、一個(gè)數(shù)據(jù)仲裁模塊和一個(gè)MAC模塊；每個(gè)數(shù)據(jù)包收發(fā)模塊分別與對(duì)應(yīng)的獨(dú)立內(nèi)核進(jìn)行數(shù)據(jù)交互，并對(duì)網(wǎng)絡(luò)數(shù)據(jù)包進(jìn)行緩存；n個(gè)數(shù)據(jù)包收發(fā)模塊均與數(shù)據(jù)仲裁模塊進(jìn)行數(shù)據(jù)交互，并對(duì)網(wǎng)絡(luò)數(shù)據(jù)包進(jìn)行緩存；數(shù)據(jù)仲裁模塊分別與n個(gè)數(shù)據(jù)包收發(fā)模塊、MAC模塊進(jìn)行網(wǎng)絡(luò)數(shù)據(jù)包交互，并對(duì)網(wǎng)絡(luò)數(shù)據(jù)包進(jìn)行數(shù)據(jù)處理及優(yōu)先級(jí)仲裁；MAC模塊提供與網(wǎng)絡(luò)收發(fā)器硬件接口。