減小霍爾集成電路失調(diào)電壓方法及其裝置

基本信息

申請(qǐng)?zhí)?/td> CN200710039676.1 申請(qǐng)日 -
公開（公告）號(hào) CN101290946B 公開（公告）日 2011-12-28
申請(qǐng)公布號(hào) CN101290946B 申請(qǐng)公布日 2011-12-28
分類號(hào) H01L27/22(2006.01)I 分類 基本電氣元件;
發(fā)明人 管慧;陳俊 申請(qǐng)（專利權(quán)）人 無(wú)錫博賽半導(dǎo)體技術(shù)有限公司
代理機(jī)構(gòu) 北京中恒高博知識(shí)產(chǎn)權(quán)代理有限公司 代理人 無(wú)錫博賽半導(dǎo)體技術(shù)有限公司
地址 214028 無(wú)錫市新區(qū)長(zhǎng)江路21-1號(hào)創(chuàng)源大廈406室
法律狀態(tài) -

摘要

摘要 一種減小霍爾集成電路失調(diào)電壓方法，是將霍爾單元陣列位于芯片中心部分，其他為霍爾單元服務(wù)的電路器件置于霍爾單元陣列的周圍，并將霍爾單元并聯(lián)聯(lián)接，每個(gè)霍爾單元周邊被重?fù)诫s所形成的隔離帶和外延層所包圍。所涉及的裝置包括一半導(dǎo)體P型基層襯底，以及在半導(dǎo)體P型基層襯底上生長(zhǎng)輕摻雜的半導(dǎo)體N型外延層。在半導(dǎo)體N型外延層上還置有被重?fù)诫s的半導(dǎo)體P型隔離帶，該隔離帶將半導(dǎo)體N型外延層分割成至少三塊孤立的霍爾單元，且霍爾單元呈中心對(duì)稱排列的陣列。本發(fā)明可使得霍爾器件受芯片邊緣的應(yīng)力和壓力等的影響趨于一致，使得霍爾單元失調(diào)電壓受霍爾單元周圍的其它器件影響更小，并使霍爾單元受制造工藝的偏差影響趨于一致，匹配性更好。