一種原型驗(yàn)證平臺(tái)的電路結(jié)構(gòu)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202021001903.9 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN212112481U | 公開(kāi)（公告）日 | 2020-12-08 |
| 申請(qǐng)公布號(hào) | CN212112481U | 申請(qǐng)公布日 | 2020-12-08 |
| 分類號(hào) | G06F30/34(2020.01)I;G06F30/398(2020.01)I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 張文沛;宋潤(rùn)平;劉斌;李青松 | 申請(qǐng)（專利權(quán)）人 | 成都卓源網(wǎng)絡(luò)科技有限公司 |
| 代理機(jī)構(gòu) | 成都科奧專利事務(wù)所（普通合伙） | 代理人 | 成都卓源網(wǎng)絡(luò)科技有限公司 |
| 地址 | 610000四川省成都市武侯區(qū)二環(huán)路南一段1號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型公開(kāi)了一種原型驗(yàn)證平臺(tái)的電路結(jié)構(gòu)，包括FPGA電路、DSP電路、時(shí)鐘電路、復(fù)位電路和電源電路；FPGA電路包括第一FPGA芯片、第二FPGA芯片和SRI0總線交換芯片，所述第一FPGA芯片分別通過(guò)第二FPGA芯片和SRI0總線交換芯片與所述DSP電路連接；所述時(shí)鐘電路、復(fù)位電路和電源電路均分別與FPGA電路和DSP電路連接；本設(shè)計(jì)采用FPGA+DSP架構(gòu)，選用兩片F(xiàn)PGA芯片分別實(shí)現(xiàn)信號(hào)處理和接口控制功能，降低了芯片驗(yàn)證過(guò)程的復(fù)雜性；將DSP芯片通過(guò)專用的SRI0總線轉(zhuǎn)換芯片與FPGA芯片進(jìn)行通信連接，提高了芯片驗(yàn)證過(guò)程中數(shù)據(jù)傳輸?shù)男省?? |
