一種基于雙閾值電壓的低功耗集成電路設(shè)計(jì)方法

基本信息

申請?zhí)?/td> CN201710628748.X 申請日 -
公開（公告）號 CN107526874A 公開（公告）日 2017-12-29
申請公布號 CN107526874A 申請公布日 2017-12-29
分類號 G06F17/50(2006.01)I;H03K19/00(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 肖劍洪;熊曉明 申請（專利權(quán)）人 廣州星海集成電路基地有限公司
代理機(jī)構(gòu) 北京科億知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 廣州星海集成電路基地有限公司
地址 510000 廣東省廣州市番禺區(qū)小谷圍街外環(huán)西路100號廣東工業(yè)大學(xué)理學(xué)館205室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于雙閾值電壓低功耗集成電路設(shè)計(jì)方法，包括以下步驟：(1)遍歷電路中每一個(gè)節(jié)點(diǎn)，得到每一個(gè)節(jié)點(diǎn)的到達(dá)時(shí)間AT、建立時(shí)間ST和時(shí)序裕度SL；(2)將(1)中低閾值電壓單元替換成高閾值電壓單元，重新得到每一個(gè)節(jié)點(diǎn)的到達(dá)時(shí)間AT′、建立時(shí)間ST′和時(shí)序裕度SL′；(3)設(shè)定一個(gè)優(yōu)化的尺度L1，將(2)中滿足SL′＜L1條件的部分替換成低閾值單元節(jié)點(diǎn)，遍歷節(jié)點(diǎn)，得到達(dá)時(shí)間AT″、建立時(shí)間ST″和時(shí)序裕度SL″；(4)設(shè)定精確的優(yōu)化尺度L2，當(dāng)SL″＞L2時(shí)，將高閾值單元換成低閾值單元，得到新的電路。本發(fā)明提出的設(shè)計(jì)方法在不影響電路性能的基礎(chǔ)上，可以有效的區(qū)分電路中關(guān)鍵路徑和非關(guān)鍵路徑，從而有效的為電路分配閾值電壓，降低電路的靜態(tài)功耗。