去耦合電容電路結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN202122278280.0 申請日 -
公開（公告）號 CN216488070U 公開（公告）日 2022-05-10
申請公布號 CN216488070U 申請公布日 2022-05-10
分類號 H01L29/423（2006.01）I;H01L23/52（2006.01）I;H01L27/088（2006.01）I 分類 基本電氣元件;
發(fā)明人 熊劍鋒;劉斌 申請（專利權(quán)）人 珠海妙存科技有限公司
代理機構(gòu) 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 代理人 -
地址 519000廣東省珠海市橫琴新區(qū)寶華路6號105室-40471（集中辦公區(qū)）
法律狀態(tài) -

摘要

摘要 本實用新型涉及集成電路設(shè)計技術(shù)領(lǐng)域，公開了一種去耦合電容電路結(jié)構(gòu)，本實用新型包括PMOS管、NMOS管、第一多晶硅層、第二多晶硅層、第一至第四金屬層及第一、第二基準(zhǔn)多晶硅；PMOS管具有第一有源區(qū)、第一襯底以及第一柵極接觸孔，第一有源區(qū)內(nèi)設(shè)有第一源極接觸孔陣列、第一柵極區(qū)和第一漏極接觸孔陣列；NMOS管具有第二有源區(qū)、第二襯底以及第二柵極接觸孔，第二有源區(qū)內(nèi)設(shè)有第二源極接觸孔陣列、第二柵極區(qū)及第二漏極接觸孔陣列。本實用新型利用多晶硅層作為MOS管的柵極多晶硅結(jié)構(gòu)，并使基準(zhǔn)多晶硅并入到對應(yīng)的多晶硅層，能夠降低寄生電阻值；將金屬層覆蓋在對應(yīng)的襯底、多晶硅層和基準(zhǔn)多晶硅上，擴大接觸面積，能夠降低寄生電阻值且提高寄生電容值。