芯片測(cè)試機(jī)臺(tái)及方法

基本信息

申請(qǐng)?zhí)?/td> CN202111588420.2 申請(qǐng)日 -
公開（公告）號(hào) CN114414982A 公開（公告）日 2022-04-29
申請(qǐng)公布號(hào) CN114414982A 申請(qǐng)公布日 2022-04-29
分類號(hào) G01R31/28（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 翁偉明;何毅陽(yáng);陳曉森 申請(qǐng)（專利權(quán)）人 珠海妙存科技有限公司
代理機(jī)構(gòu) 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 代理人 張龍哺
地址 519000廣東省珠海市橫琴新區(qū)寶華路6號(hào)105室-40471
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片測(cè)試機(jī)臺(tái)及方法，芯片測(cè)試機(jī)臺(tái)包括：包括：機(jī)架；控制臺(tái)，所述控制臺(tái)可沿縱向移動(dòng)地設(shè)置在所述機(jī)架上，所述控制臺(tái)用于放置DRAM測(cè)試板；按壓機(jī)構(gòu)，所述按壓機(jī)構(gòu)可沿豎直方向移動(dòng)地設(shè)置在所述機(jī)架上，所述DRAM測(cè)試板位于所述控制臺(tái)與所述按壓機(jī)構(gòu)之間，所述按壓機(jī)構(gòu)用于壓合所述DRAM測(cè)試板；以及分Bin控制板，所述分Bin控制板設(shè)置在所述機(jī)架上，所述分Bin控制板與所述DRAM測(cè)試板電連接。芯片測(cè)試方法采用上述的測(cè)試機(jī)臺(tái)實(shí)現(xiàn)適用于小規(guī)模生產(chǎn)的半自動(dòng)化芯片測(cè)試，并且適用于芯片的研發(fā)測(cè)試，使用方便，成本低。