利用仿真工具計算DRAM通訊數據建立時間及保持時間的方法

基本信息

申請?zhí)?/td> CN201711256788.2 申請日 -
公開（公告）號 CN108021749B 公開（公告）日 2021-08-06
申請公布號 CN108021749B 申請公布日 2021-08-06
分類號 G06F30/20（2020.01）I;G06F30/30（2020.01）I;G06F119/12（2020.01）N;G06F115/12（2020.01）N 分類 計算；推算；計數;
發(fā)明人 梅燕;文頌;喬中帥 申請（專利權）人 延鋒偉世通電子科技（上海）有限公司
代理機構 上海驍象知識產權代理有限公司 代理人 趙峰
地址 200233上海市徐匯區(qū)田林路192號1號樓201-27室
法律狀態(tài) -

摘要

摘要 一種利用仿真工具計算DRAM通訊數據建立時間及保持時間的方法，涉及電氣線路板技術領域，所解決的是減少PCB板開發(fā)成本及開發(fā)時間的技術問題。該方法先采用仿真方法獲取時鐘信號及通訊數據的最大、最小飛行時長；并在控制器與DRAM通訊的讀寫周期，在時鐘信號有效之后再延遲一段時間開始讀取或發(fā)送通訊數據；再根據時鐘信號及通訊數據的最大、最小飛行時長計算出DRAM通訊數據的最小建立時間、最小保持時間。本發(fā)明提供的方法，適用于PCB板的開發(fā)。